(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



T LEGIS BULGUNG NG BUGUNG NGUN BUGUN BUGUN KAN KUN BUKUN BUGUN BUGUN BUGUN BUGUN BUGUN BUGUN BUGUN BUGUN BUGUN

(43) 国際公開日 2004 年9 月10 日 (10.09.2004)

PCT

(10) 国際公開番号 WO 2004/077673 A1

- (51) 国際特許分類7: H03K 17/687, 19/094, H01L 27/088
- (21) 国際出願番号:

PCT/JP2004/001942

(22) 国際出願日:

2004年2月19日(19.02.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:


特願2003-047418 2003 年2 月25 日 (25.02.2003) JP

- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 崎山 史 朗 (SAKIYAMA, Shiro). 木下 雅善 (KINOSHITA, Masayoshi). 炭田 昌哉 (SUMITA, Masaya).

- (74) 代理人: 前田 弘 , 外(MAEDA, Hiroshi et al.); 〒 5500004 大阪府大阪市西区靱本町 1 丁目 4 番 8 号本町中島ビル Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU,

/続葉有/

- (54) Title: SEMICONDUCTOR INTEGRATED CIRCUIT
- (54) 発明の名称: 半導体集積回路



A...INFORMATION CONCERNING OPERATING POWER
SUPPLY VOLTAGE (Vdd) OF MAIN CIRCUIT
B...INFORMATION CONCERNING TARGET SATURATION
CURRENT VALUE (Ids) OF TRANSISTOR OF MAIN CIRCUIT
1...SUBSTRATE POTENTIAL CONTROLLING CIRCUIT

2...MAIN CIRCUIT

(57) Abstract: A semiconductor integrated circuit comprises a main circuit (2) which is composed of a MOS transistor wherein a source and a substrate are separated from each other. A substrate potential controlling circuit (1) controls the substrate potential of the MOS transistor of the main circuit (2) so that the actual saturation current value of the MOS transistor which constitutes the main circuit (2) becomes equal to a target saturation current value (Ids) of the main circuit (2) at the operating power supply voltage (Vdd). Consequently, even when the operating power supply voltage of the semiconductor integrated circuit is lowered, variations in the operating speed can be suppressed within a small range.

MC, NL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

(57) 要約: 半導体集積回路において、主回路2は、ソースと基板とが分離されたMOSトランジスタで構成される。 基板電位制御回路1は、主回路2を構成するMOSトランジスタの実際飽和電流値が、主回路2の動作電源電圧 Vddの下での目標飽和電流値Idsとなるように、主回路2のMOSトランジスタの基板電位を制御する。従っ て、半導体集積回路の動作電源電圧が低電圧化しても、動作速度のばらつきを小さく抑制できる。

1

明細書

半導体集積回路

技術分野

本発明は、ソースと基板とが分離された複数のMOSトランジスタにより構成される各種半導体集積回路において、その動作速度ばらつきを抑制する技術に関する。

背景技術

MOSトランジスタにより構成された半導体集積回路は、製造プロセスの微細化に伴うトランジスタ耐圧の低下や、低消費電力化の要望から、より低電圧動作が求められる。しかし、半導体集積回路の動作速度ばらつきは、一般に、低電圧動作を行うほど、トランジスタのしきい値電圧、酸化膜厚、移動度、加工精度といった製造プロセスのばらつき要因や、周囲温度の変動等により、大きくなる。この動作速度ばらつきは、半導体集積回路の歩留まりの劣化を引き起こし、コスト増を招くこととなる。

製造プロセスによって生じたしきい値電圧のばらつきを低減する方法としては、例えば特開平9-129831号公報に示されるトランジスタの基板電圧制御技術がある。この技術は、MOSトランジスタの基板電位を制御することにより、しきい値電圧を予め設定した電圧値に近づける技術である。

式 1 に、MOSトランジスタのしきい値電圧Vt と基板電位Vb の関係を示す。 $Vt = Vto+\gamma (\sqrt{(\alpha-Vb)}) \qquad \cdots (式 1)$

前記式1において、Vto、 α 、 γ は製造プロセスの出来栄えに応じた定数である。VbはMOSトランジスタのソースと基板との電圧差であり、基板電位と

呼ぶ。式1から、基板電位Vbを負の電圧に制御すれば、しきい値電圧Vtは大きくなり、正の電圧に制御すれば、小さくなることが判る。図14を用いて、しきい値電圧Vtのばらつきに対する基板電位Vbの制御電圧の関係を簡単に説明する。しきい値電圧Vtのばらつき範囲(V1-~V1+)に対して、しきい値電圧Vtを全て所定値V1となるように制御する場合を考える。この場合、しきい値電圧Vtが所定値V1のときには基板電位Vbを0Vに、ばらつき下限値V1-のときには基板電位VbをV-(V)に、ばらつき上限値V1+のときには基板電位VbをV+(V)に設定すれば、しきい値電圧Vtを所定値V1に調整することができる。回路構成としては、レファレンス電圧として所定値V1を生成し、MOSトランジスタのしきい値電圧Vtがこの所定値V1となるように、基板電位Vbをフィードバック制御すれば良い。

このように前記従来技術によれば、これに示される構成を採用して、しきい値 電圧Vtのばらつきを抑制することができる。

解決課題

しかし、MOSトランジスタを用いた半導体集積回路の動作速度ばらつきは、 このしきい値電圧Vt以外にも、酸化膜厚、移動度、加工精度といった他の製造 プロセスのばらつき要因や、半導体集積回路の周囲温度の変動、動作電源電圧の 精度ばらつきによっても生じる。

以下、MOSトランジスタ回路の動作速度ばらつきについて簡単に説明する。 MOSトランジスタ回路の動作速度(遅延時間)は、式2で示される。

$$\tau = C \cdot V d d / I d s \qquad \cdots (32)$$

前記式2において、ては論理ゲート等のMOSトランジスタ回路の遅延時間、 Cは負荷容量、VddはMOSトランジスタ回路の動作電源電圧、Idsはその 動作電源電圧の下でのMOSトランジスタの飽和電流値である。従って、MOS トランジスタ回路の動作速度を一定とするためには、MOSトランジスタの飽和 電流値Idsのばらつきを抑えることが、重要課題となる。

Ids = $(1/2) \mu \text{Cox} (\text{W/L}) (\text{Vdd-Vt})^2$ … (式3) 前記式3において、IdsはMOSトランジスタの飽和電流値、 μ は移動度、

ところで、一般に、MOSトランジスタの飽和電流の式は、式3で示される。

Coxは単位面積当りのゲート容量、WはMOSトランジスタのゲート幅、LはMOSトランジスタのゲート長、VddはMOSトランジスタ回路の動作電源電圧、VtはMOSトランジスタのしきい値電圧である。

前記式3から判るように、MOSトランジスタの飽和電流Idsがばらつく要因としては、しきい値電圧<math>Vtのばらつき以外にも、イオン注入量精度による移動度 μ のばらつき、ゲート酸化膜厚精度によるゲート容量Coxのばらつき、加工精度によるW/Lのばらつき等があり、更には動作時の周囲温度によるしきい値電圧Vt変動や移動度 μ の変動も挙げられる。

図13(a)、(b)及び(c)を用いて、各ばらつきに起因するMOSトランジスタの飽和電流 Idsの変動について説明する。

図13(a)は、式3におけるしきい値電圧Vtのみが変動した場合の動作電源電圧Vddに対するMOSトランジスタの飽和電流 I dsの特性を示す。所定の中電圧のしきい値電圧Vtに対してしきい値電圧Vtが大きい場合には、グラフは動作電源電圧Vddの正の方向にシフトし、動作電源電圧Vdd1でのMOSトランジスタの飽和電流値 I dsは減少する。一方、逆に、しきい値電圧Vtが小さい場合には、グラフは動作電源電圧Vddの負の方向にシフトし、動作電源電圧Vdd1でのMOSトランジスタの飽和電流値 I dsは増大する。

図13(b)は、前記式3における値 μ Cox (W/L)が変動した場合の動作電源電圧Vddに対するMOSトランジスタの飽和電流 Idsの特性である。中程度の値 μ Cox (W/L)に対して値 μ Cox (W/L)が大きい場合には、放物線の傾きが大きくなり、動作電源電圧Vdd1でのMOSトランジスタの飽

和電流値 I d s は増大する。また、逆に、値 μ C o x (W/L) が小さい場合には、放物線の傾きが小さくなり、動作電源電圧V d d 1 τ o m o

図13(c)は、周囲温度が変動した場合の動作電源電圧Vddに対するMOSトランジスタの飽和電流Idsの特性を示す。前記式3において、移動度μ及びしきい値電圧Vtは温度特性を有し、一般に、温度が高くなると移動度μ及びしきい値電圧Vtは共に減少する。従って、比較的高い動作電源電圧Vddlの下では、温度が高くなると、移動度μの減少の影響が大きいため、MOSトランジスタの飽和電流値Idsは減少する。しかし、低い動作電源電圧Vdd2の下では、温度が高くなると、しきい値電圧Vtの減少の影響が大きいため、MOSトランジスタの飽和電流値Idsは増大する。このように飽和電流値Idsは、温度変動に対しては、動作電源電圧値Vddの違いによって相反した特性を示す。このように、MOSトランジスタの飽和電流値Idsの特性は、しきい値電圧Vt以外にも様々なばらつき要因があり、前記従来技術に記載されたしきい値電圧Vtのばらつき抑制技術だけでは、MOSトランジスタ回路の動作速度ばらつきを十分に抑制することができないことが判る。

発明の開示

以上のことから、本発明の目的は、半導体集積回路において、しきい値電圧V tだけでなく、例えば移動度 μ 、単位面積当たりのゲート容量Cox、ゲート幅Wとゲート長Lとの比W/Lの変動等のMOSトランジスタの製造プロセスのばらつきや、動作時での周囲温度の変化に拘わらず、MOSトランジスタを備えた主回路の動作速度のばらつきを効果的に抑制して、半導体集積回路の歩留まりの向上、及び動作速度仕様の向上を図ることにある。

前記の目的を達成するため、本発明では、主回路を構成するMOSトランジス

WO 2004/077673 PCT/JP2004/001942

5

タの実際飽和電流値をほぼ一定値に制御し、そのばらつき自体を抑制して、半導 体集積回路の動作速度仕様の向上を図る。

具体的に、本発明の半導体集積回路は、ソース電位と基板電位とが分離された MOS構造の複数個のトランジスタにより構成され、所定動作電源電圧を受けて 動作する主回路と、前記主回路を構成する各MOSトランジスタの基板電位を制 御する基板電位制御回路とを備え、前記基板電位制御回路は、前記主回路の前記 動作電源電圧値の下での前記MOSトランジスタの目標飽和電流値が設定され、前記主回路の前記動作電源電圧値の下での前記MOSトランジスタの実際飽和電流値が、前記目標飽和電流値と一致するように、前記主回路の各MOSトランジスタの基板電位を制御することを特徴とする。

本発明は、前記半導体集積回路において、前記主回路の所定動作電源電圧が所 定の動作電圧範囲内で変動する場合に、前記主回路のMOSトランジスタの目標 飽和電流値は、前記動作電圧範囲内の動作電源電圧値と比例関係にあることを特 徴とする。

本発明は、前記半導体集積回路において、前記主回路の所定動作電源電圧が所 定の動作電圧範囲内で変動する場合に、前記主回路のMOSトランジスタの目標 飽和電流値は、前記動作電圧範囲内の動作電源電圧値と1次関数の関係にあるこ とを特徴とする。

本発明は、前記半導体集積回路において、前記主回路は、複数の動作電源電圧 範囲を持ち、前記主回路のMOSトランジスタの目標飽和電流値は、前記主回路 の各動作電源電圧範囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係 にあり、前記目標飽和電流値と動作電源電圧値との1次関数の関係は、各動作電 源電圧範囲毎に、相互に異なることを特徴とする。

本発明は、前記半導体集積回路において、前記基板電位制御回路は、前記主回路を構成するMOSトランジスタのうち、nMOSトランジスタの基板電位又はpMOSトランジスタの基板電位を制御することを特徴とする。

本発明の半導体集積回路は、ソース電位と基板電位とが分離されたMOS構造の複数個のトランジスタにより構成され、所定動作電源電圧を受けて動作する主回路と、前記主回路の前記動作電源電圧値の下での前記MOSトランジスタの実際飽和電流値が目標飽和電流値と一致するように、前記主回路を構成する各MOSトランジスタの基板電位を制御する基板電位制御回路とを備え、前記基板電位制御回路は、定電流発生回路と、MOSトランジスタを内蔵し、前記内蔵MOSトランジスタの基板電位に応じて変化する電流-電圧変換特性を有し、前記定電流発生回路の定電流値を電圧値に変換する電流-電圧変換回路と、前記電流-電圧変換回路により変換された電圧値が、前記主回路の所定動作電源電圧値に等しくなるように、前記電流-電圧変換回路の基板電位を制御する差動増幅回路とを備えて、前記主回路を構成する各MOSトランジスタの基板電位を、前記差動増幅回路により制御された前記電流-電圧変換回路の基板電位と等しくなるように制御することを特徴とする。

本発明は、前記半導体集積回路において、前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、前記定電流発生回路の定電流値は、前記動作電圧範囲内の動作電源電圧値と比例関係にあることを特徴とする。

本発明は、前記半導体集積回路において、前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、前記定電流発生回路の定電流値は、前記

動作電圧範囲内の動作電源電圧値と1次関数の関係にあることを特徴とする。

本発明は、前記半導体集積回路において、前記主回路は、複数の動作電源電圧 範囲を持ち、前記定電流発生回路の定電流値は、前記主回路の各動作電源電圧範 囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係にあり、前記定電流 発生回路の定電流値と動作電源電圧値と01次関数の関係は、各動作電源電圧範 囲毎に、相互に異なることを特徴とする。

本発明は、前記半導体集積回路において、前記定電流発生回路は、複数種類の 定電流値を発生し、この複数種類の定電流値の中から1つを選択して出力するこ とを特徴とする。

本発明は、前記半導体集積回路において、前記定電流発生回路は、前記主回路 を構成するMOSトランジスタの実際飽和電流値のばらつき割合よりも小さいば らつき割合で、定電流を発生することを特徴とする。

本発明は、前記半導体集積回路において、前記定電流発生回路は、発生する定電流値のばらつきを小さくする調整回路を備えることを特徴とする。

本発明の半導体集積回路は、MOS構造の複数個のトランジスタにより構成され、動作電源電圧を受けて動作する主回路と、前記主回路に与える動作電源電圧を制御する電源電圧制御回路とを備え、前記電源電圧制御回路は、前記主回路のMOSトランジスタの目標飽和電流値が設定され、前記主回路のMOSトランジスタの実際飽和電流値が、前記目標飽和電流値と一致するように、前記主回路に与える動作電源電圧の電圧値を制御することを特徴とする。

WO 2004/077673 PCT/JP2004/001942

8

本発明は、前記半導体集積回路において、前記主回路のMOSトランジスタの目標飽和電流値は、前記主回路を構成するMOSトランジスタのうち、nMOSトランジスタの目標飽和電流値、pMOSトランジスタの目標飽和電流値、又はこのnMOS及びpMOSトランジスタの両目標飽和電流値の平均値であることを特徴とする。

本発明は、前記半導体集積回路において、前記主回路のMOSトランジスタの 目標飽和電流値は、前記主回路に与える動作電源電圧と1次関係にあることを特 徴とする。

本発明は、前記半導体集積回路において、前記主回路は、複数の動作電源電圧 範囲を持ち、前記主回路のMOSトランジスタの目標飽和電流値は、前記主回路 の各動作電源電圧範囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係 にあり、前記目標飽和電流値と動作電源電圧値との1次関数の関係は、各動作電 源電圧範囲毎に、相互に異なることを特徴とする。

以上により、本発明では、主回路のMOSトランジスタの動作速度(遅延時間)は、MOSトランジスタの飽和電流の関数であるところ、主回路の動作時には、基板電位制御回路がMOSトランジスタの基板電位を制御して、MOSトランジスタの実際飽和電流を目標飽和電流値に一致させる。従って、MOSトランジスタの製造プロセスのばらつきに起因して、しきい値電圧や、移動度 μ 、単位面積当たりのゲート容量Cox、ゲート幅Weケート長Leの此W/Lo変動があったり、主回路の動作時での周囲温度の変化があっても、これの変動や変化に起因して本来は変動するMOSトランジスタの飽和電流が前記目標値にほぼ一定制御されるので、主回路のMOSトランジスタの動作速度のばらつきを有効に抑制することができる。

WO 2004/077673 PCT/JP2004/001942

9

また、本発明では、MOSトランジスタの動作速度は、式2から判るように、動作電源電圧VddとMOSトランジスタの実際飽和電流Idsとの関係(Vdd/Ids)に比例するが、主回路の動作電源電圧が変動しても、この変動に比例して目標飽和電流値が変更されるので、主回路の動作電源電圧の変動に対するMOSトランジスタの動作速度のばらつきをも有効に抑制することができる。この効果は、特に、インバータ回路に対して有効である。

特に、本発明では、目標飽和電流値と主回路の動作電源電圧との関係が1次関数の関係に設定されているので、主回路の動作速度をほぼ一定値とすることができ、動作速度のばらつきをより一層有効に抑制することができる。この効果は、特に、メモリや多段積みされた論理回路に対して有効である。

更に、本発明では、主回路の動作電源電圧範囲が、その動作モードなどに応じて複数存在する場合には、その各動作電源電圧範囲毎に、目標飽和電流値と主回路の動作電源電圧との関係が1次関数の関係に設定されているので、主回路の動作電源電圧範囲毎に、その動作速度のばらつきを有効に抑制することが可能である。特に、各種動作モード別に動作電源電圧が異なる主回路に対して、有効である。

加えて、本発明では、制御されない場合のMOSトランジスタの飽和電流のば らつき割合に対して、目標飽和電流値のばらつき割合が十分小さいので、主回路 の動作速度のばらつきを小さく抑制できる効果が得られる。

また、本発明では、目標飽和電流値のばらつきを小さくする調整回路が備えられるので、この調整回路により、目標飽和電流値のばらつきが一層小さく制限されて、主回路の動作速度のばらつきをより一層小さく抑制できる。

更に、本発明では、主回路に備えるMOSトランジスタの製造ばらつきに起因 して単位面積当りのゲート容量やゲート幅、移動度などが種々ばらついても、遅 **WO 2004/077673**

延時間を一定にできて、少ないマージン設計が可能となるので、従来のように移動度などの各種ばらつきを考慮して主回路の動作電源電圧を高く設定する必要がなく、小さな電源マージンのみを確保した動作電源電圧とすることができて、主回路の低電圧での動作を可能にでき、より一層の低電力化が図れる。特に、本発明では、主回路の各動作モードに対応する各動作電源電圧範囲毎に、小さな電源マージンの動作電源電圧が設定されるので、主回路の低電圧動作が全ての動作モードで可能になって、より一層の低電力動作が可能である。

図面の簡単な説明

図1は本発明の第1の実施の形態の半導体集積回路の基本構成を示す図である。 図2は目標飽和電流値と主回路の動作電源電圧との関係を示し、(a)は主回路の動作電圧範囲内で目標飽和電流値が一定の場合を示す図、(b)は主回路の動作電圧範囲内で目標飽和電流値が動作電源電圧に対して比例関係にある場合を示す図、(c)は主回路の動作電圧範囲内で目標飽和電流値が所定のオフセットを持って動作電源電圧に対して比例関係にある場合を示す図、(d)は主回路の動作電圧範囲が2種類ある場合を示す図である。

図3は同実施の形態の半導体集積回路に備える基板電位制御回路の具体的構成を示す図である。

図4は同半導体集積回路に備える主回路の具体的構成の一例を示す図である。 図5は同半導体集積回路の主回路を構成するnMOSトランジスタの実際飽和 電流をその基板電位によって制御する基板電位制御回路を示す図である。

図6は同半導体集積回路の主回路を構成するpMOSトランジスタの実際飽和 電流をその基板電位によって制御する基板電位制御回路を示す図である。

図7 (a) は同基板電位制御回路に備える定電流発生回路の内部構成を示す図、同図 (b) は同定電流発生回路の第1の変形例を示す図、同図 (c) は同定電流発生回路の第2の変形例を示す図、同図 (d) は同定電流発生回路の第3の変形

例を示す図である。

図8は同定電流発生回路の定電流値と主回路の動作電源電圧との関係を示し、同図(a)は主回路の動作電圧範囲内で定電流値が一定の場合を示す図、同図(b)は主回路の動作電圧範囲内で定電流値が動作電源電圧に対して比例関係にある場合を示す図、同図(c)は主回路の動作電圧範囲内で定電流値が所定のオフセットを持って動作電源電圧に対して比例関係にある場合を示す図、同図(d)は主回路の動作電圧範囲が2種類ある場合を示す図である。

図9(a)は出力電流値の調整機能を持った定電流発生回路の内部構成を示す 図、同図(b)は同定電流発生回路の第1の変形例を示す図である。

図10は主回路を構成するnMOSトランジスタの基板電圧を制御する基板電位制御回路に備える電流-電圧変換回路の構成を示し、同図(a)は基本構成を示す図、同図(b)は第1の変形例を示す図、同図(c)は第2の変形例を示す図である。

図11(a)は主回路を構成するMOSトランジスタの実際飽和電流を一定値とした場合において、温度等の各種ばらつき要因に対する同MOSトランジスタの基板電位と主回路の動作電源電圧との関係を示す図、同図(b)は電流-電圧変換回路に備えるMOSトランジスタの飽和電流を一定値とした場合において、温度等の各種ばらつき要因に対して同電流-電圧変換回路に求められる同MOSトランジスタの基板電位と出力電圧との関係を示す図である。

図12は主回路を構成するpMOSトランジスタ用の基板電位制御回路の電流 -電圧変換回路の構成を示し、同図(a)は基本構成を示す図、同図(b)は第1の変形例を示す図、同図(c)は第2の変形例を示す図である。

図 1 3 は M O S トランジスタにおける電源電圧に対する飽和電流特性を示し、同図 (a) はしきい値電圧が変動した場合の特性図、同図 (b) は μ C o x (W μ L) (μ は移動度、C o x は単位面積当りのゲート容量、W及びLは各々M O S トランジスタのゲート幅及びゲート長)が変動した場合の特性図、同図 (c)

は周囲温度が変動した場合の特性図を示す。

図14はMOSトランジスタのしきい値電圧と基板電位との関係を示す図である。

図15は本発明の第2の実施の形態の半導体集積回路の基本構成を示す図である。

図16は同実施の形態の半導体集積回路に備える電源電圧制御回路の内部構成 を示す図である。

図17は同電源電圧制御回路の具体的構成の一例を示す図である。

図18は同電源電圧制御回路の具体的構成の他の例を示す図である。

図19は同電源電圧制御回路の具体的構成の更に他の例を示す図である。

発明を実施するための最良の形態

以下、本発明の実施の形態の半導体集積回路を図面を参照しながら説明する。

(第1の実施の形態)

図1は本実施の形態の半導体集積回路の構成を示す。同図において、2は主回路であって、動作電源電圧Vddを受けて動作すると共に、多数のMOSトランジスタ(図示せず)を備えて構成される。これ等のMOSトランジスタは、各々、そのソースと基板が電気的に接続されずに、ソース電位と基板電位とが分離されている。

また、1は基板電位制御回路であって、前記主回路2の動作電源電圧Vddの情報と、この動作電源電圧Vddの下で動作する主回路2のMOSトランジスタの目標飽和電流値Idsの情報とが与えられている。この基板電位制御回路1は、主回路2の動作電源電圧Vddの下での主回路2のMOSトランジスタの実際飽和電流が、前記与えられた目標飽和電流値Idsとなるように、主回路2を構成するMOSトランジスタの基板電位Vbを制御する。

従って、基板電位制御回路1は、主回路2のMOSトランジスタの実際飽和電流値が常に目標飽和電流値Idsとなるように、基板電位Vbを制御するので、MOSトランジスタの製造プロセスのばらつきや、温度変動が生じても、主回路2は常に一定の動作速度で動作する。

このように、本実施の形態では、前記式 2 に示す遅延時間 τ を決定する MOS トランジスタの飽和電流値 I d s のばらつきそのものを、MOS トランジスタの基板電位制御により抑制することに特徴がある。

図 2 (a) \sim (d) は、図 1 に示した半導体集積回路における主回路 2 の動作 電源電圧 V d d と目標飽和電流値 I d s との関係の各種バリエーションを示す。

図2 (a) は、MOSトランジスタの目標飽和電流値 I d S を主回路 2 の動作電源電圧V d d に関係なく一定とした例を示す。前記式 2 で示されるように、M O S トランジスタの飽和電流値 I d S が一定であると仮定した場合、MOS トランジスタ回路の遅延時間 τ は、動作電源電圧V d d に比例して増大する。しかし、主回路 2 の電源電圧の精度が高い場合には、遅延ばらつきは小さく、従って本実施の形態は非常に有効である。

図2(b)は、MOSトランジスタの目標飽和電流値 I d s と主回路 2 の動作電源電圧 V d d との関係を比例関係とした例を示す。本関係では、主回路 2 の動作電源電圧 V d d が変化しても、主回路 2 の動作速度をほぼ一定にできるという格別の効果を持つ。前記式 2 から判るように、MOSトランジスタ回路の動作速度を一定とするには、MOSトランジスタの飽和電流値 I d s のばらつきを少なくすることは勿論であるが、式 5 に示すように、動作電源電圧 V d d と比例関係にある飽和電流値 I d s を目標値とすることがより望ましい。

 $Ids = k \cdot Vdd \tag{5}$

式5において、IdsはMOSトランジスタの飽和電流値、kは定数、Vdd

は主回路 2 の動作電源電圧である。式 5 を式 2 に代入すると、遅延時間 τ は、C /k となり、MOSトランジスタの特性ばらつきや温度変動、更には動作電源電圧 V d d にも依存せず、一定の動作速度が得られることが判る。但し、式 2 は、インバータ回路等の単純なロジック回路に対して有効な近似式である。

メモリや、多段積みしたロジック回路等では、遅延時間 τ が、多段積みされた MOSトランジスタの飽和電流だけでなく、オン抵抗にも影響するので、図2 (c) に示すように、各回路毎に、動作電源電圧の変動に対して一定の動作速度 を得るための最適な 1 次関数の関係を設定するのが良い。図2 (c) は、MOSトランジスタの目標飽和電流値 I d s と主回路 2 の動作電源電圧 V d d との関係を、オフセット電流 I d s 0 を加えた比例関係とした例を示す。

図2 (d) は、主回路2が複数の(同図では2つ)の異なる動作電源電圧範囲を有する場合に、第1及び第2の各動作電源電圧範囲毎に、目標飽和電流値Idsが主回路2の動作電源電圧Vddに対して1次関数の関係にあり、且つこの各動作電源電圧範囲毎の1次関数の関係(1次関数の傾き)が相互に異なることを例示している。主回路2に与える動作電源電圧Vddが例えば2種類あり、各々の動作電源電圧に対して動作速度仕様が異なる場合には、図2(d)で例示するグラフの関係に設定すれば、消費電力の面、特にトランジスタのリーク電流の削減の面でより効果的である。

図3は、図1に示した半導体集積回路における基板電位制御回路1の具体的な構成例を示す。図3に示した半導体集積回路は、図1と同様に、基板電位制御回路1と、主回路2とを備える。

そして、前記基板電位制御回路1は、定電流発生回路1-1と、基板電位発生回路1-2と、電流-電圧変換回路1-3とを備える。電流-電圧変換回路1-3は、MOSトランジスタを内蔵し、その基板電位Vbを変更して、電流-電圧変換特性を

変更することが可能である。定電流発生回路1-1は定電流Idを出力し、定電流Idは前記電流-電圧変換回路1-3に入力される。電流-電圧変換回路1-3は、この定電流Idを電圧Vdに変換して、基板電位発生回路1-2に出力する。基板電位発生回路1-2は、主回路2の動作電源電圧Vddと、前記電流-電圧変換回路1-3の変換電圧Vdとを受け、この動作電源電圧Vddと変換電圧Vdとが一致するように、電流-電圧変換回路1-3に対し基板電位Vbの信号を出力し、電流-電圧変換回路1-3は、この受けた基板電位Vbに基づいて電流-電圧変換特性を変更する。基板電位発生回路1-2が発生した基板電位Vbは、主回路2を構成するMOSトランジスタの基板電位Vbとして、主回路2に供給される。

図3に示した基板電位制御回路1は、主回路2を構成するnMOSトランジスタ及びpMOSトランジスタの両方の基板電位制御に対して有効である。次に、説明を簡単化するために、主回路2を構成するnMOSトランジスタに対する基板電位制御回路と、pMOSトランジスタに対する基板電位制御回路とに分けて、以下説明する。

スタ $2p-1\sim2p-2$ の飽和電流 Ids(p) もまた、各々、基板電位Vbn、Vbpを制御することにより、変更することが可能である。

次に、図5は、主回路2のnMOSトランジスタ2n-1~2n-2の飽和電流を制御するための基板電位制御回路1-1の内部構成例を示した半導体集積回路を示す。図5は、図1と同様に、nMOSトランジスタ2n-1~2n-2を備えた主回路2と、この主回路2のnMOSトランジスタ2n-1~2n-2用の基板電位制御回路1nとから構成されている。基板電位制御回路1nは、定電流源(定電流発生回路)1n-1と、オペアンプ(差動増幅器)1n-2と、電流-電圧変換回路1n-3とを備える。定電流源1n-1から出力される定電流Idnは電流-電圧変換回路1n-3に与えられる。この電流-電圧変換回路1n-3は、前記定電流源1n-1が出力した定電流Idnを所定の電流-電圧変換回路1n-3は、前記定電流源1n-1が出力した定電流Idnを所定の電流-電圧変換回路1n-3によって変換された変換電圧Vdnと、主回路2の動作電源電圧Vddとを受け、この両電圧Vdn、Vddが一致するように、電流-電圧変換回路1n-3の基板電位Vbnを制御すると共に、この制御した基板電位Vbnを主回路2のnMOSトランジスタ2n-1~2n-2の基板電位Vbnとして、主回路2にも供給する。

前記電流-電圧変換回路 1 n-3 は、n MOS N-3 N-3

WO 2004/077673 PCT/JP2004/001942

17

のものを用いることが望ましい。前記電流-電圧変換回路 1 n-3 on MOSトランジスタ 3 n-1 は、そのゲートとドレインとが直結され、そのドレイン側から定電流源回路 1 n-1 で発生した定電流 I dn を流す。この定電流値 I dn は、前記数値例示では、主回路 2 を構成する n MOS トランジスタ $2 n-1 \sim 2 n-2$ の飽和電流値 I ds (n) が 2 m A @ 1. 5 V であるので、目標飽和電流値として、この 2 m A @ 1. 5 V を設定する。

オペアンプ1 n-2は、電流-電圧変換回路 1 n-3から出力された変換電圧 V d n が主回路 2 の動作電源電圧 V d d と等しくなるように、電流-電圧変換回路 1 n -3のn M O S トランジスタ 3 n-1 の基板電位 V b n を制御する。この制御された基板電位 V b n は、主回路 2 を構成する n M O S トランジスタ 2 n-1~2 n-2の基板電位 V b n として、主回路 2 にも供給される。従って、動作電源電圧 V d d=1.5 V のときの主回路 2 の n M O S トランジスタ 2 n-1~2 n-2 の実際飽和電流 I d s (n)が 2 m A となるように、主回路 2 の n M O S トランジスタ 2 n-1~2 n-2 の基板電位 V b n が制御される。定電流源 1 n-1 の定電流 I d n が動作電源電圧 V d d の変動に依存せず、一定電流を保持する場合には、主回路 2 の n M O S トランジスタ 2 n-1~2 n-2 の飽和電流値 I d s (n)は、動作電源電圧 V d d に依存せずに、一定値に制御される。

続いて、主回路 2 を構成する p MOSトランジスタ 2 p -1 ~ 2 p -2 の飽和電流を制御するための基板電位制御回路 1 の構成を図 6 に基づいて説明する。

図6は、図1と同様に、pMOSトランジスタ2p-1~2p-2を備えた主回路2と、そのpMOSトランジスタ2p-1~2p-2用の基板電位制御回路1pとから構成されている。基板電位制御回路1pは、定電流源1p-1と、オペアンプ1p-2と、内部にpMOSトランジスタ3p-1を有する電流-電圧変換回路1p-3とから構成される。定電流源1p-1から出力される定電流Idpは、電流-電圧変換回路1p-3に与えられる。オペアンプ1p-2は、電流-電圧変換回路

WO 2004/077673 PCT/JP2004/001942

18

1p-3により変換された変換電圧Vdpと、主回路2の動作電源電圧Vddとが等しくなるように、電流-電圧変換回路1p-3のpMOSトランジスタ3p-1の基板電位Vbpを制御すると共に、この制御された基板電位Vbpを、主回路2のpMOSトランジスタ $2p-1\sim2$ p-2の基板電位Vbpとして、主回路2にも供給する。

前記電流-電圧変換回路 1 p-3において、pMOSトランジスタ3p-1は、その基板電位 V b p と飽和電流値 I d s (p) との関係特性が、主回路 2 を構成するpMOSトランジスタ 2 p-1~2 p-2の特性と等しいことが望ましい。例えば、主回路 2 を構成するpMOSトランジスタ 2 p-1~2 p-2において、そのゲート長Lが 0.1 3 u m、動作電源電圧 V d d が 1.5 V、W/L=3 u m/0.1 3 u mである場合に、その飽和電流値 I d s (p) が 1 m A であったとすると、電流-電圧変換回路 1 p-3 で使用する pMOSトランジスタ 3 p-1 は、W/L=3 u m/0.1 3 u m のサイズのものを用いることが望ましい。電流-電圧変換回路 1 p-3 の p MOSトランジスタ 3 p-1 は、そのゲートとドレインとが直結され、そのソース側から、定電流源回路 1 p-1 から発生した定電流 I d p を流す。この定電流値 I d p は、主回路 2 の p MOSトランジスタ 2 p-1~2 p-2 の飽和電流値 I d s (p) が前記数値例では 1 m A であるので、目標飽和電流値として、1 m A @ 1.5 V を設定する。

前記基板電位制御回路 1 pにおいて、オペアンプ 1 p -2 は、電流-電圧変換回路 1 p -3 の変換電圧 V d p が動作電源電圧 V d d と等しくなるように、電流-電圧変換回路 1 p -3 の p M O S N ランジスタ 3 p -1 の基板電位 V b p を制御し、この制御された基板電位 V b p は、主回路 2 の p M O S N ランジスタ 2 p -1 ~ 2 p -2 の基板電位 V b p として、主回路 2 にも供給される。従って、主回路 2 では、動作電源電圧 V d d =1 . 5 V のときに、p M O S N ランジスタ 2 p -1 ~ 2 p -2 の実際飽和電流 I d s I d s I d s I の I m A となるように、その基板電位 I b p が制

御される。定電流源 1p-1 の定電流 I d p が動作電源電圧 V d d の変動に依存せず、一定電流である場合は、主回路 2 の動作電源電圧 V d d の変動に依存せず、そのp MOS h ランジスタ $2p-1\sim 2$ p-2 の飽和電流 I d s (p) は一定値に制御される。

(基板電位制御回路の定電流発生回路の変形例)

図7 (a) ~ (d) は、基板電位制御回路1の定電流発生回路1-1の各種変形 例を示している。これらの定電流発生回路は、前記定電流発生回路1n-1、1p-1の何れにも使用可能である。

図7 (a)の定電流発生回路1-1 aは、主回路2の動作電源電圧Vddを含む動作電源電圧範囲内で、目標飽和電流値Idsを常に一定値とする回路例である。本回路の動作電源電圧と定電流発生回路1-1 aの定電流値Id(目標飽和電流値)との関係を図8(a)に示す。図7(a)の定電流発生回路1-1 aは、基準電圧発生回路11と、オペアンプ21と、抵抗値Rの抵抗31と、2個のpMOSトランジスタ41、42とにより構成されている。両pMOSトランジスタ41、42のソースには、動作電源電圧Vddよりも高電圧Voが供給され、一方のpMOSトランジスタ41には前記抵抗31の一端が接続され、その抵抗31の他端は接地されている。他方のpMOSトランジスタ42のドレインは、本回路1-1aの出力端である。オペアンプ21は、抵抗31の接地端とは異なる一端の電圧値が、基準電圧発生回路11の出力電圧値Vrと等しくなるように、pMOSトランジスタ41のゲートを制御する。pMOSトランジスタ41、42は同サイズであり、双方のpMOSトランジスタ41、42は同サイズであり、双方のpMOSトランジスタ41、42は同サイズであり、双方のpMOSトランジスタ41、42には同一値の電流が流れるので、pMOSトランジスタ42は、Id=Vr/Rの一定電流Idを出力する。

図7 (b) ~ 図7 (d) は、定電流発生回路1-1b~1-1dの他の変形例を

示す。出力する定電流 I dの値、すなわち、目標飽和電流値 I d s を、常に一定値には設定せず、主回路 2 の動作電源電圧 V d d の変化に応じて変更して、複数種類とし、そのうち主回路 2 の実際の動作電源電圧 V d d に応じた 1 つの定電圧値を選択して出力する構成を有するものである。

すなわち、図7 (b) の定電流発生回路1-1 bは、主回路2の動作電源電圧範囲に対し、目標飽和電流値Idsと主回路2の動作電源電圧Vddとの関係が比例する回路例を示す。本回路の動作電源電圧Vddと目標飽和電流(定電流発生回路1-1aの定電流値Id)との関係を図8 (b)に示す。

図7 (b) の定電流発生回路1-1 bは、オペアンプ21と、抵抗値Rの抵抗31と、2個のpMOSトランジスタ41、42と、2個のnMOSトランジスタ51、52とにより構成されている。抵抗31の一端には主回路2の動作電源電圧Vddが供給されている。pMOSトランジスタ41、42のソースには動作電源電圧Vddよりも高電圧Voが供給され、nMOSトランジスタ51、52のソースには所定の負電圧-Vsが供給される。オペアンプ21は、抵抗31の他端が、接地電位Vss、つまり0Vとなるように、2個のnMOSトランジスタ51、52は相互に同サイズ、pMOSトランジスタ41、42も同サイズとした場合は、これらの全トランジスタには同一値の電流が流れるので、pMOSトランジスタ42は、Id=Vdd/Rの電流Idを出力する。図7 (b) に示す回路の場合、目標飽和電流値Idは、主回路2の動作電源電圧Vddに対して、比例関係となる。

図7 (c)の定電流発生回路1-1 cは、主回路2の動作電源電圧範囲に対し、 目標飽和電流値Idsと主回路2の電源電圧値との関係を一次関数とする回路例 である。本回路の電源電圧と飽和電流との関係を図8 (c)に示す。

図7 (c) の定電流発生回路 1-1 c は、図7 (b) と回路的にほぼ同等であるが、図7 (b) ではオペアンプ21の入力が接地電位Vssであったのに対し、

図7(c)では-V1の負電圧が供給されている点で異なる。従って、図7(c)では、オペアンプ21は、抵抗31の他端が負電圧-V1となるように、nMOSトランジスタ51、52のゲートを制御する。nMOSトランジスタ51、52が同サイズ、pMOSトランジスタ41、42が同サイズである場合には、それらの全トランジスタには全て同一値の電流が流れるので、pMOSトランジスタ42は1d=(Vdd+V1)/Rの電流1dを出力する。

図7 (d)の定電流発生回路1-1 dは、主回路の2種以上の異なる動作電源電圧範囲毎に、目標飽和電流値Idsと主回路2の動作電源電圧値との関係が比例関係であり、且つ、この比例関係(1次関数の傾き)が各動作電源電圧範囲相互間で異なる回路例を示す。本回路の動作電源電圧と飽和電流との関係を図8(d)に示す。

図7 (d) の定電流発生回路1-1 dは、図7 (b) の回路に加えて、抵抗値R 1、R2 (R1<R2) を持つ2個の抵抗32、33と、2個のスイッチ61、62とが追加される。第1の動作電源電圧範囲が高電圧範囲の場合は、抵抗32 側のスイッチ61のみをオンし、第2の動作電源電圧範囲が低電圧範囲の場合は、抵抗33側のスイッチ62のみをオンする動作を与える。従って、第1の動作電圧範囲の場合は、Id=Vdd/R1の定電流Idが、第2の動作電圧範囲の場合は、Id=Vdd/R2の定電流Idが得られる。R1<R2であるので、図8 (d) に示す特性が得られる。

以上説明した図 $7(a) \sim (d)$ に示した定電流発生回路1-1 $a \sim 1-1$ d を図3 の定電流発生回路1-1 として与えることにより、図 $2(a) \sim (d)$ で示す様々な関係を実現することができる。

本発明では、MOSトランジスタの目標飽和電流値のばらつき割合を、実際飽 和電流値のばらつき割合よりも小さくしなければ、意味をなさない。ところが、 半導体プロセスによって形成される抵抗は、一般にプロセスの出来栄えによって 20%程度ばらつくので、回路的工夫が必要となる。

図9 (a) 及び (b) は、目標飽和電流値 I d s の絶対精度をより高めることが可能な調整回路を有する定電流発生回路を示す。

図9(a)は、抵抗値の絶対精度を高精度化することにより、出力電流を調整可能とする定電流発生回路の構成を示す。同図(a)は、図7(b)とほぼ同等であるが、抵抗34は可変抵抗となっている。この可変抵抗(調整回路)34は、係数 α を調整することで任意な抵抗値にすることができる。従って、pMOSトランジスタ42から出力する定電流 Idは、Id=Vdd/ α Rとなり、抵抗34の抵抗値R自体がばらついても、係数 α を調整することにより、目標飽和電流値 Idはより高精度化される。

また、図9(b)は、2個のpMOSトランジスタ41、42,のカレント比Aによって、定電流Idを調整可能とする定電流発生回路の構成を示す。2個のpMOSトランジスタ41、42,間のゲート幅Wのサイズ比は、1:Aに設定されており、係数Aは調整可能である。従って、ゲート幅Wを調整可能なpMOSトランジスタ42,から出力する定電流値Idは、Id=A・Vdd/Rとなり、抵抗31の抵抗値R自体がばらついても、係数Aを調整することにより、目標飽和電流値Idはより高精度化される。このカレント比Aを有する2個のpMOSトランジスタ41、42,により、定電流値のばらつきを小さくする調整回路90を構成する。

以上、電流-電圧変換回路 1-3では、主回路 2で使用するMOSトランジスタを用いて、そのMOSトランジスタの飽和電流値 I d s を電圧変換する方法について説明したが、電流-電圧変換回路 1-3を構成するMOSトランジスタに数m Aの電流を流し続けるのは、電力的に不利であり、また、経時変化の面からも得策でない。本発明の電流-電圧変換回路に求められる特性は、所定の目標飽和電流

値を決定したときの主回路2のMOSトランジスタの基板-動作電源電圧(Vb-Vdd)特性と、電流-電圧変換回路のVb-Vd特性とを、各種ばらつきに対して、ほぼ等しくすることが重要なコンセプトとなる。

図11 (a) 及び (b) は、電流-電圧変換回路1-3に求められる特性を示す。図11 (a) は、目標飽和電流 I d s (n) を一定とした場合に、主回路2を構成するnMOSトランジスタの基板電位Vbnと動作電源電圧Vddとの関係を示す。符号 a は、既述した式3における、しきい値電圧Vtが大、 μ Cox (W/L)が小、又は温度が高い際の特性を示し、符号b は前記式3における、しきい値電圧Vtが中、 μ Cox (W/L)が中、又は温度が中の際の特性を示し、符号 c は前記式3における、しきい値電圧Vtが小、 μ Cox (W/L)が大、又は温度が低い際の特性を示している。所定値の動作電源電圧Vddに対しては、各種ばらつきに対し、基板電位Vbnは、V-~V+の範囲で制御されなければならないことを示している。

以上のことから、電流-電圧変換回路 1-3 は、図 1 0 (b) 及び (c) に示す 構成に置換することも可能である。

図10(a)は、図5に示した電流-電圧変換回路1n-3を再掲している。この図10(a)の回路構成、つまり、図11(a)に示す各種ばらつきに対するVbn-Vdn特性をほぼ実現できる構成であれば、電流-電圧変換回路1-3は、

如何なる構成であっても良い。

MOSトランジスタの飽和電流特性は、式3で示すように、値(W/L)にも依存する。従って、動作電源電圧Vddを一定値としたときの目標飽和電流値 Id sは、本来の目標飽和電流値がIds(n)であった場合に、電流-電圧変換回路 1n-3のMOSトランジスタのゲート長Lを本来の<math>0. 13umから1. 3um へと10倍とすることにより、Ids=(1/10)Ids(n)としても、電流-電圧変換回路 1n-3のVbn-Vdn特性に変化はなく、代用可能である。但し、(W/L)のばらつきに対する相対精度が異なるので、図10(b)に示すように、3um/0. 13umのサイズの10 100 1

次に、pMOSトランジスタ用の基板電位制御回路の電流-電圧変換回路の各種回路構成例を図12(b)、(c)に示す。これらは、<math>pMOSトランジスタ81~84…を10段多段積みした構成を有する。これらの図は、既述した図10(b)、(c)と同様の振る舞いであるので、ここでは、詳細説明を省略する。

(第2の実施の形態)

次に、本発明の第2の実施の形態の半導体集積回路を説明する。

図15は、本実施の形態の半導体集積回路の概略構成を示す。前記図1に示した第1の実施の形態では、基板電位制御回路1を設けて、前記式2に示す遅延時間でを決定するMOSトランジスタの飽和電流値Idsのばらつきそのものを、MOSトランジスタの基板電位制御により抑制したが、本実施の形態では、この飽和電流値Idsのばらつきを、主回路2に与える動作電源電圧Vddの制御に

より抑制するものである。

すなわち、図15において、10は電源電圧制御回路であって、主回路2に含まれるMOSトランジスタの目標飽和電流値Idsの情報が与えられている。前記電源電圧制御回路10は、主回路2内のMOSトランジスタの実際飽和電流が、前記与えられた目標飽和電流値Idsとなるように、主回路2の動作電源電圧Vddを制御する。主回路2は、例えば既述した図4の内部構成を持つ。

図16は、前記電源電圧制御回路10の具体的な構成例を示す。図16に示した半導体集積回路は、図15と同様に、電源電圧制御回路10と、主回路2とを備える。前記電源電圧制御回路10は、定電流発生回路10-1と、電源電圧発生回路10-2と、電流-電圧変換回路10-3とを備える。定電流発生回路10-1は、目標飽和電流値Idsに等しい定電流Idsを出力し、この定電流Idは電流-電圧変換回路10-3に入力される。この電流-電圧変換回路10-3は、定電流発生回路10-1からの定電流Idsを電圧Vdに変換して、参照電圧として電源電圧発生回路10-2に出力する。電源電圧発生回路10-2は、前記電流-電圧変換回路10-3からの参照電圧Vdと同電圧値の電圧を低インピーダンス化して動作電源電圧Vddとして出力する。前記電源電圧発生回路10-2が発生した動作電源電圧Vddは、主回路2に供給される。

従って、本実施の形態では、電源電圧制御回路10が主回路2の動作電源電圧 Vddを制御して、主回路2内のMOSトランジスタの実際飽和電流値を常に目標飽和電流値Idsにするので、主回路2内のMOSトランジスタの製造プロセスのばらつきによりMOSトランジスタの移動度やしきい値電圧Vtがばらついたり、温度変動が生じても、主回路2のMOSトランジスタの動作速度のばらつきが有効に抑制される。

図17は、前記電源電圧制御回路10の具体的構成を示す。同図に示した電源電圧制御回路10nは、定電流源(定電圧発生回路)10n-1と、nMOSトランジスタ13n-1で構成された電流-電圧変換回路10n-3と、オペアンプで構成された電源電圧発生回路10n-2とにより構成される。前記電流-電圧変換回路10n-3を構成するnMOSトランジスタ13n-1は、主回路2に備えるnMOSトランジスタ(図示せず)と同一特性を持つトランジスタで構成される。前記定電流源10n-1からの目標飽和電流値Idsに等しい定電流Idnは、電流-電圧変換回路10n-3により電圧Vdnに変換され、電源電圧発生回路10n-2は、この電圧Vdnと同電圧値の電圧を低インピーダンス化して動作電源電圧Vddとして主回路2に供給する。この電源電圧制御回路10nは、電流-電圧変換回路10n-3がnMOSトランジスタ13n-1で構成されるので、主回路2を構成するMOSトランジスタのうちnMOSトランジスタの駆動能力に起因してクリティカルパスが構成される場合に、特に有効な構成である。

図18は、前記図16に示した電源電圧制御回路10の他の具体的構成を示し、特に、主回路2を構成するMOSトランジスタのうちpMOSトランジスタの駆動能力に起因してクリティカルパスが構成される場合に、有効な構成である。

すなわち、図18に示した電源電圧制御回路10pでは、電流-電圧変換回路10p-3が、主回路2に備えるpMOSトランジスタ(図示せず)と同一特性を持つpMOSトランジスタ13p-1で構成される。その他の構成は、図17に示した電源電圧制御回路10nと同一構成であるので、同一部分に同一の符号に添符号pを付してその説明を省略する。

また、図19は、前記図16に示した電源電圧制御回路10の更に他の具体的構成を示し、特に、主回路2を構成するMOSトランジスタのうちnMOSトランジスタ及びpMOSトランジスタの両駆動能力に起因してクリティカルパスが

WO 2004/077673 PCT/JP2004/001942

27

構成される場合に、有効な構成である。

すなわち、図19に示した電源電圧制御回路10pでは、電流-電圧変換回路10np-3が、主回路2に備えるnMOS及びpMOSトランジスタ(図示せず)と同一特性を持つnMOS及びpMOSの2個のトランジスタ13n-1、13p-1の並列回路で構成される。この場合には、定電流源10np-1が供給する定電流Idnpは、nMOSトランジスタの目標飽和電流Idsnに等しい定電流Idnと、pMOSトランジスタの目標飽和電流Idspに等しい定電流Idpとの合計値であり、この場合の目標飽和電流Idsは、前記nMOS及びpMOSトランジスタ13n-1、13p-1の両目標飽和電流Idsn、Idspの平均値となる。その他の構成は、図17に示した電源電圧制御回路10nと同一構成であるので、同一部分に同一の符号に添符号npを付してその説明を省略する。

前記図17~図19に示した定電流源10m-1、10p-1、10mp-1の内部構成は、例えば、既述した図7(b)又は同図(c)の構成を採用できる。これ等の内部構成では、図8(b)及び(c)に示した通り、供給する定電流値 I dと主回路2の動作電源電圧Vddとの関係を一次関数とすることができる。このように一次関数の関係にすれば、前記式2及び式5から判るように、遅延時間では、主回路2のMOSトランジスタのしきい値電圧の変動を含む特性ばらつきや温度変動、又は主回路2の動作電源電圧Vddに依存せずに、所定値に固定され、主回路2の動作速度は一定値になる。従って、前記MOSトランジスタの特性ばらつきや温度変動等に対して少ないマージン設計が可能となるので、設計の容易化や出荷製品の高歩留まり化が図られる。更に、少ないマージン設計が可能となるのに伴い、主回路2の動作電源電圧Vddは、小さな電源マージンを考慮した電圧に設定されるので、従来のようにMOSトランジスタの製造プロセスのばらつき等を考慮した大きなマージンを考慮した高電圧に設定しておく必要がな

く、主回路 2 をより一層低い動作電源電圧 V d d で動作させることができ、低消 費電力化も可能である。

更に、前記定電流源10n-1、10p-1、10np-1の内部構成は、例えば、既述した図7(d)又は図9(a)、(b)の構成をも採用できる。これ等の内部構成では、図8(d)に示した通り、主回路2を構成するMOSトランジスタの目標飽和電流値Idsと主回路2の各動作モードに対応する各動作電源電圧範囲での動作電源電圧Vddとの関係を一次関数の関係とし、且つ、その各一次関数の傾きが主回路2の動作電源電圧範囲相互間で異なる関係とすることができる。この場合には、主回路2の各動作モード毎に、小さな電源マージンのみを考慮した動作電源電圧Vddとすることができるので、主回路2の低電圧動作が全ての動作モードで可能となり、より一層の低消費電力化が可能である。

産業上の利用可能性

以上説明したように、本発明は、主回路を構成するMOSトランジスタの実際 飽和電流値を目標飽和電流値に制御したので、MOSトランジスタのしきい値電 圧や単位面積当たりのゲート容量、W/L比などの製造プロセスのばらつきや、 周囲温度の変化に拘わらず、主回路の動作ばらつきを小さく抑制でき、歩留まり の向上や動作速度仕様の向上を図る半導体集積回路等として、有用である。

請求の範囲

1. ソース電位と基板電位とが分離されたMOS構造の複数個のトランジス タにより構成され、所定動作電源電圧を受けて動作する主回路と、

前記主回路を構成する各MOSトランジスタの基板電位を制御する基板電位制 御回路とを備え、

前記基板電位制御回路は、

前記主回路の前記動作電源電圧値の下での前記MOSトランジスタの目標飽和 電流値が設定され、

前記主回路の前記動作電源電圧値の下での前記MOSトランジスタの実際飽和電流値が、前記目標飽和電流値と一致するように、前記主回路の各MOSトランジスタの基板電位を制御する

ことを特徴とする半導体集積回路。

2. 請求項1記載の半導体集積回路において、

前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、 前記主回路のMOSトランジスタの目標飽和電流値は、前記動作電圧範囲内の 動作電源電圧値と比例関係にある

ことを特徴とする半導体集積回路。

3. 請求項1記載の半導体集積回路において、

前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、 前記主回路のMOSトランジスタの目標飽和電流値は、前記動作電圧範囲内の 動作電源電圧値と1次関数の関係にある

ことを特徴とする半導体集積回路。

4. 請求項1記載の半導体集積回路において、

前記主回路は、複数の動作電源電圧範囲を持ち、

前記主回路のMOSトランジスタの目標飽和電流値は、前記主回路の各動作電源電圧範囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係にあり、

前記目標飽和電流値と動作電源電圧値との1次関数の関係は、各動作電源電圧 範囲毎に、相互に異なる

ことを特徴とする半導体集積回路。

5. 請求項1記載の半導体集積回路において、

前記基板電位制御回路は、

前記主回路を構成するMOSトランジスタのうち、nMOSトランジスタの基板電位又はpMOSトランジスタの基板電位を制御する

ことを特徴とする半導体集積回路。

6. ソース電位と基板電位とが分離されたMOS構造の複数個のトランジスタ により構成され、所定動作電源電圧を受けて動作する主回路と、

前記主回路の前記動作電源電圧値の下での前記MOSトランジスタの実際飽和電流値が目標飽和電流値と一致するように、前記主回路を構成する各MOSトランジスタの基板電位を制御する基板電位制御回路とを備え、

前記基板電位制御回路は、

定電流発生回路と、

MOSトランジスタを内蔵し、前記内蔵MOSトランジスタの基板電位に応じて変化する電流-電圧変換特性を有し、前記定電流発生回路の定電流値を電圧値に変換する電流-電圧変換回路と、

前記電流-電圧変換回路により変換された電圧値が、前記主回路の所定動作電源 電圧値に等しくなるように、前記電流-電圧変換回路の基板電位を制御する差動増 幅回路とを備えて、

前記主回路を構成する各MOSトランジスタの基板電位を、前記差動増幅回路 により制御された前記電流-電圧変換回路の基板電位と等しくなるように制御する ことを特徴とする半導体集積回路。

7. 請求項6記載の半導体集積回路において、

前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、 前記定電流発生回路の定電流値は、前記動作電圧範囲内の動作電源電圧値と比 例関係にある

ことを特徴とする半導体集積回路。

8. 請求項6記載の半導体集積回路において、

前記主回路の所定動作電源電圧が所定の動作電圧範囲内で変動する場合に、 前記定電流発生回路の定電流値は、前記動作電圧範囲内の動作電源電圧値と 1 次関数の関係にある

ことを特徴とする半導体集積回路。

9. 請求項6記載の半導体集積回路において、

前記主回路は、複数の動作電源電圧範囲を持ち、

前記定電流発生回路の定電流値は、前記主回路の各動作電源電圧範囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係にあり、

前記定電流発生回路の定電流値と動作電源電圧値との1次関数の関係は、各動作電源電圧範囲毎に、相互に異なる

ことを特徴とする半導体集積回路。

10.請求項6記載の半導体集積回路において、

前記定電流発生回路は、複数種類の定電流値を発生し、この複数種類の定電流 値の中から1つを選択して出力する

ことを特徴とする半導体集積回路。

11.請求項6記載の半導体集積回路において、

前記定電流発生回路は、

前記主回路を構成するMOSトランジスタの実際飽和電流値のばらつき割合よりも小さいばらつき割合で、定電流を発生する

ことを特徴とする半導体集積回路。

12. 請求項11記載の半導体集積回路において、

前記定電流発生回路は、

発生する定電流値のばらつきを小さくする調整回路を備える ことを特徴とする半導体集積回路。

13. MOS構造の複数個のトランジスタにより構成され、動作電源電圧を受けて動作する主回路と、

前記主回路に与える動作電源電圧を制御する電源電圧制御回路とを備え、前記電源電圧制御回路は、

前記主回路のMOSトランジスタの目標飽和電流値が設定され、

前記主回路のMOSトランジスタの実際飽和電流値が、前記目標飽和電流値と

- 一致するように、前記主回路に与える動作電源電圧の電圧値を制御する ことを特徴とする半導体集積回路。
 - 14. 請求項13記載の半導体集積回路において、 前記主回路のMOSトランジスタの目標飽和電流値は、

前記主回路を構成するMOSトランジスタのうち、nMOSトランジスタの目標飽和電流値、pMOSトランジスタの目標飽和電流値、又はこのnMOS及びpMOSトランジスタの両目標飽和電流値の平均値であることを特徴とする半導体集積回路。


- 15. 請求項13又は14記載の半導体集積回路において、 前記主回路のMOSトランジスタの目標飽和電流値は、 前記主回路に与える動作電源電圧と1次関係にある ことを特徴とする半導体集積回路。
- 16. 請求項13又は14記載の半導体集積回路において、 前記主回路は、複数の動作電源電圧範囲を持ち、

前記主回路のMOSトランジスタの目標飽和電流値は、前記主回路の各動作電源電圧範囲毎に、動作電圧範囲内の動作電源電圧値と1次関数の関係にあり、

前記目標飽和電流値と動作電源電圧値との1次関数の関係は、各動作電源電圧 範囲毎に、相互に異なる

ことを特徴とする半導体集積回路。

FIG. 1



2/18

FIG. 2




FIG. 3




FIG. 4




FIG. 5





FIG. 6



7/18 FIG. 7




FIG. 8







FIG. 9







10/18

FIG. 10









WO 2004/077673 PCT/JP2004/001942

11/18


FIG. 11







12/18

FIG. 12









WO 2004/077673 PCT/JP2004/001942

13/18

FIG. 13








FIG. 14




FIG. 15




FIG. 16




FIG. 17




FIG. 18





FIG. 19



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/001942

A CY A CONTROL OF CATALOGUE AND THE CONTROL O					
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03K17/687, H03K19/094, H01L27/088					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols)					
Int.Cl ⁷ H03K17/687, H03K19/094, H01L27/088					
		•	•		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched					
Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho			1994-2004		
Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho			1996–2004		
Electronic data b	ase consulted during the international search (name of	data base and, where practicable, search to	erms used)		
·					
	TS CONSIDERED TO BE RELEVANT	·			
Category*	Citation of document, with indication, where ap		Relevant to claim No.		
A	JP 08-330921 A (Advantest Co 13 December, 1996 (13.12.96),		1-16		
	Fig. 3	•			
	(Family: none)				
A.	JP 2001-217692 A (Toshiba Co		1 16		
A	10 August, 2001 (10.08.01),	, LP-),	1-16		
	Fig. 1				
	(Family: none)				
A	JP 09-129831 A (Fujitsu Ltd.),	1-16		
	16 May, 1997 (16.05.97),				
	Fig. 1 (Family: none)				
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				
<u> </u>					
	·	•			
<u> </u>					
Further do	cuments are listed in the continuation of Box C.	See patent family annex.			
	gories of cited documents:	"T" later document published after the int	ernational filing date or priority		
to be of part	efining the general state of the art which is not considered icular relevance	date and not in conflict with the applic the principle or theory underlying the i	ation but cited to understand nvention		
"E" earlier applie filing date	cation or patent but published on or after the international	"X" document of particular relevance; the considered novel or cannot be consi	claimed invention cannot be dered to involve an inventive		
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		step when the document is taken alone	•		
special reason (as specified)		"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination			
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than		being obvious to a person skilled in the	documents, such combination e art		
the priority of	late claimed	"&" document member of the same patent	family		
Date of the actual completion of the international search Date of mailing of the international search report					
25 May, 2004 (25.05.04)		08 June, 2004 (08.0	06.04)		
	<u> </u>				
Name and mailing address of the ISA/		Authorized officer			
Japanese Patent Office					
Facsimile No. Telephone No. Form PCT/ISA/210 (second sheet) (January 2004)					
	o (cooling circle) (carried a 2004)				

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl. ⁷ HO3K17/687, HO3K19/094, HO1L27/088				
カ 御木と伝った八郎				
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC))				
Int. Cl. HO3K17/687, HO3K19/094, HO1L27/088	·			
最小限資料以外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1926-1996年				
日本国公開実用新案公報 1971-2004年				
日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年				
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)				
C. 関連すると認められる文献				
引用文献の		関連する		
カテゴリー* 引用文献名 及び一部の箇所が関連す		請求の範囲の番号		
A JP 08-330921 A (1~16		
96.12.13、図3(ファミ)	リー無し)			
10 0001 017600	A (株式会社事業) 2001	1~16		
A JP 2001-217692 A 08. 10、図1 (ファミリー無		1~10		
08.10、図1 (フ) ミター無		·		
A JP 09-129831 A (拿士通株式会社)、1997.0	1~16		
5. 16、図1 (ファミリー無し)				
		ļ		
□ C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー	の日の後に公表された文献			
「A」特に関連のある文献ではなく、一般的技術水準を示	す 「T」国際出願日又は優先日後に公表			
もの 出願と矛盾するものではなく、発明の原理又は理能				
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの				
「L」優先権主張に疑義を提起する文献又は他の文献の発	行 の新規性又は進歩性がないと考	えられるもの		
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1				
文献 (理由を付す) 上の文献との、当業者にとって自明である組 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの				
「P」国際出願目前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了した日 25.05.2004 国際調査報告の発送日 08.6.2004				
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP)	特許庁審査官(権限のある職員) 石井 研一	5 X 8 1 2 4		
郵便番号100-8915				
東京都千代田区段が関三丁目4番3号	電話番号 03-3581-1101	内線 3596		